gem5 documentation

Code Style Release Procedures

Building Building EXTRAS

Sphinx Documentation

Doxygen gem5 standard library

Standard Library Overview Hello World Tutorial X86 Full-System Tutorial Developing Your Own Components Tutorial How To Create Your Own Board Using The gem5 Standard Library How to use local resources and data sources in gem5

Creating Disk Images Devices m5term Building Linux ARM Kernel Building Android Marshmallow Guest binaries

Memory System gem5 Memory System Replacement Policies Indexing Policies Classic memory system coherence Classic caches

Ruby Memory System

Ruby Cache Coherence Protocols Garnet 2.0 HeteroGarnet MOESI CMP directory Garnet Synthetic Traffic SLICC MI example Garnet standalone Interconnection network MOESI hammer MOESI CMP token MESI two level CHI Replacement Policies

SimpleCPU O3CPU TraceCPU Minor CPU Model Execution Basics Visualization

Full System System Emulation

Directed Testers

Garnet Synthetic Traffic Ruby Random Tester

Trace-based Debugging Debugger-based Debugging Debugging Simulated Code Reporting Problems

Architecture Support

Architecture Support ARM Implementation ISA Parser X86 microop ISA

Power and Thermal Model

Compiling Workloads

SimpleCPU

SimpleCPU 是一个纯粹的功能性、按序模型，适用于不需要详细模型的场景。这可能包括预热期、驱动主机的客户端系统，或者只是测试程序是否正常工作。

它最近经过重写以支持新的内存系统，现在分为三个类：

目录

BaseSimpleCPU
AtomicSimpleCPU
TimingSimpleCPU

BaseSimpleCPU

BaseSimpleCPU 有几个用途：

保存架构状态，以及 SimpleCPU 模型之间通用的统计信息。
定义用于检查中断、设置取指请求、处理执行前设置、处理执行后操作以及将 PC 推进到下一条指令的函数。这些函数在 SimpleCPU 模型之间也是通用的。
实现 ExecContext 接口。

BaseSimpleCPU 不能单独运行。您必须使用继承自 BaseSimpleCPU 的类之一，即 AtomicSimpleCPU 或 TimingSimpleCPU。

AtomicSimpleCPU

AtomicSimpleCPU 是使用原子内存访问的 SimpleCPU 版本（有关详细信息，请参阅内存系统）。它使用原子访问的延迟估计来估计整体缓存访问时间。AtomicSimpleCPU 派生自 BaseSimpleCPU，并实现了读写内存的函数，以及 tick 函数，它定义了每个 CPU 周期发生的事情。它定义了用于连接到内存的端口，并将 CPU 连接到缓存。

AtomicSimpleCPU

TimingSimpleCPU

TimingSimpleCPU 是使用时序内存访问的 SimpleCPU 版本（有关详细信息，请参阅内存系统）。它在缓存访问时停顿，并在继续之前等待内存系统响应。像 AtomicSimpleCPU 一样，TimingSimpleCPU 也派生自 BaseSimpleCPU，并实现了相同的一组函数。它定义了用于连接到内存的端口，并将 CPU 连接到缓存。它还定义了处理从内存发出的访问响应的必要函数。

TimingSimpleCPU